Симулятор цифровой логики
Проектируйте, симулируйте и экспортируйте цифровые схемы — прямо в браузере.
1 + 0 = 01(двоичное: перенос, сумма)
Нажмите на A или B, чтобы переключить вход
Откройте готовую схему в один клик
Каждый пример загружается прямо в редактор — переключайте входы, перекоммутируйте, ломайте и смотрите, что будет.
Десятичный счётчик
Счётчик со сбросом на 10 — считает 0–9 на семисегментном индикаторе.
4-битный LFSR
Регистр сдвига, питающий сам себя через вентиль, — 15 псевдослучайных состояний.
Сериализатор (ядро UART)
Параллельное слово на входе, по биту за такт на выходе — основа последовательной связи.
4-битный сумматор
Четыре полных сумматора, связанные переносом, — складывают два 4-битных числа.
АЛУ
Сложение, И, ИЛИ, XOR — операцию выбирают два бита.
Шина с тремя состояниями
Два источника на одном проводе — включайте по одному.
Ваша схема становится настоящим кодом
Один клик превращает нарисованное в Verilog, VHDL или C++ — с вашими именами сигналов и, по желанию, с тестбенчем.
- ✓Имена сигналов берутся из подписей, которые вы поставили на схеме
- ✓C++ собирается как есть — обычная функция, симулятор не нужен
- ✓Сначала проверьте схему: таблица истинности и тест-кейсы
// Generated by BoolFlow module boolflow ( input wire A, input wire B, output wire SUM, output wire CARRY); // Internal wires wire w_x_0; wire w_n_0; // XOR assign w_x_0 = A ^ B; // AND assign w_n_0 = A & B; assign SUM = w_x_0; assign CARRY = w_n_0; endmoduleВсё необходимое для изучения цифровой логики
70+ элементов
От AND и XOR до счётчиков, сумматоров, АЛУ и программируемых PLM-блоков — всё готово к размещению.
Симуляция в реальном времени
Нажмите на INPUT — сигналы мгновенно обновляются по всей схеме.
Таблица истинности
Полная таблица для любой комбинационной схемы — строится автоматически.
Многослойность
До 4 независимых слоёв, связанных VIA-узлами, — большие схемы остаются читаемыми.
Тест-кейсы и проверка
Задайте ожидаемые выходы, запустите одним кликом и найдите неподключённый провод, пока он не отнял час.
Для кого Boolflow
Проверяйте домашку, а не списывайте
Соберите схему из лабораторной, переключайте входы и сверяйте результат со своей таблицей истинности. Тест-кейс покажет, какая именно строка не сошлась.
Показывайте вживую на паре
Откройте пример, нажимайте на входы, и вся аудитория видит, как бегут сигналы. Каждый пример открывается по ссылке, так что у студентов будет точно такая же схема.
Прототип до того, как писать HDL
Набросайте схему и посмотрите, как она работает. Комбинационная логика экспортируется в Verilog, VHDL или C++, так что набирать её с нуля не придётся.
Изучите теорию
Булева алгебра и цифровая логика простыми словами — с живыми примерами, которые можно собрать самим.
Карты Карно для упрощения схем
Визуальный метод минимизации булевых выражений группировкой соседних единиц в сетке — меньше вентилей, быстрее и дешевле схема.
Читать →Регистры сдвига с линейной обратной связью
Как подача собственных битов регистра сдвига обратно через вентили XOR порождает длинную псевдослучайную последовательность — тот же приём лежит в основе ГПСЧ и контрольных сумм CRC.
Читать →Разбор примера: контроллер светофора
Полноценный, конкретный конечный автомат — три состояния, один регистр, один блок комбинационной логики — собранный так же, как собирается любой настоящий автомат Мура.
Читать →Частые вопросы
Boolflow бесплатный? Нужен ли аккаунт?
Бесплатный. Аккаунт и регистрация не нужны, ничего устанавливать не надо: редактор работает прямо в браузере. Схемы сохраняются в файлы .boolflow.json, которые остаются у вас.
Можно ли моделировать триггеры, счётчики и обратные связи?
Да. D-, JK-, T- и SR-триггеры, регистры, сдвиговые регистры и счётчики уже встроены. Схемы с обратной связью, например асинхронные счётчики и LFSR, моделируются такт за тактом от элемента CLOCK, как это происходит в железе.
В какие языки можно экспортировать схему?
В Verilog, VHDL и C++. Экспорт охватывает комбинационную логику: вентили, сумматоры, мультиплексоры и подобное. Триггеры, регистры и счётчики пропускаются, и каждый пропущенный элемент помечается в результате, поэтому ничего не пропадает молча.
Как проверить, что схема собрана правильно?
Для комбинационной схемы Boolflow сам строит таблицу истинности, а ещё можно написать тест-кейсы, то есть ожидаемые выходы при заданных входах, и запустить их одним кликом. Схему с триггерами проверяют, запуская её и наблюдая за выходами.
Работает ли это на телефоне или планшете?
Да, касания поддерживаются: коснитесь одного вывода, затем другого, и они соединятся. Большие схемы всё же удобнее собирать на большом экране.
Где почитать теорию?
В разделе статей: булева алгебра, карты Карно, триггеры, счётчики и конечные автоматы на русском, английском и немецком. К большинству статей есть диаграмма и схема, которую можно открыть в редакторе.
Готовы начать проектирование?
Никаких установок. Никаких аккаунтов. Просто откройте редактор.
- ✓Бесплатно
- ✓Без регистрации
- ✓Работает в браузере